LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL

SR GATED FLIP-FLOP & JK FLIP-FLOP



OLEH

NAMA : Erika Dwi Jayanti

NIM : 211331006

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2021-2022

KETERANGAN

1.	Kelompok	: -
2.	Judul Praktek	: Pratikum Elektronika Digital Lanjut (SR Gated Flip-Flop dan JK Flip-Flop)
3.	Tanggal Praktek	: 01 September 2022
4.	Tanggal Pengumpulan Laporan	: 25 September 2022
5.	Nama Praktikan	: Erika Dwi Jayanti
6.	Nama Partner	: Aqiila Putri Zharfani Ashlah
7.	Nama Dosen	: Mina Naidah Gani, Dutech., S.T., M.Eng. Rifa Hanifatunnisa, S.ST., M.T

DAFTAR ISI

KETERANGAN 1
DAFTAR ISI 2
I. TUJUAN PRAKTIKUM 3
II. DASAR TEORI 3
III. ALAT-ALAT YANG DIGUNAKAN 8
IV. LANGKAH KERJA 8
V. HASIL PERCOBAAN 11
VI. ANALISA DATA 16
VII. KESIMPULAN 17
VIII. DAFTAR PUSTAKA 17

I. TUJUAN PRAKTIKUM

Setelah melakukan percobaan ini mahasiswa mampu :

1. Mahasiswa dapat memahami prinsip kerja dari SR Gated Flip-Flop dan JK Flip-Flop.
2. Mahasiswa dapat merancang rangkaian SR Gated Flip-Flop dan JK Flip-Flop diatas protoboard.
3. Mahasiswa dapat mengetahui sifat-sifat dari rangkaian SR Gated Flip-Flop dan JK Flip-Flop.

II. DASAR TEORI


Rangkaian Flip-Flop (FF) adalah suatu rangkaian yang dapat menyimpan memori dalam bentuk voltase rendah atau tinggi. Dalam kata lain, Flip-Flop (FF) berperan sebagai elemen penyimpan pada rangkaian logika sekuensial.

a) Set-Riset (SR) FF


Rangkaian Set-Riset (SR) Flip-Flop (FF) menjadi dasar terbentuknya jenis rangkaian Flip-Flop (FF) yang lain. Rangkaian Set-Riset (SR) FF adalah sebuah rangkaian dengan dua buah gerbang NOR yang dipasangkan silang atau dua buah gerbang NAND yang dipasangkan silang. Adapun jenis lainnya pada rangkaian ini adalah pada masukannya dipasangkan sebuah clock.

Pada rangkaian ini, terdapat dua buah masukan, yaitu Set (S) dan Riset (R), dan terdapat dua buah keluaran, yaitu Q dan $\overline{Q}$, dengan nilai $\overline{Q}$ saling berlawanan dengan Q. Apabila Q bernilai tinggi, maka $\overline{Q}$ bernilai rendah, dan berlaku sebaliknya. Namun, dapat pula dihasilkan nilai yang sama pada keluaran Q dan $\overline{Q}$, keadaan tersebut dinamakan keadaan ‘Ilegal’.

Masukan Set (S) bernilai tinggi atau 1 digunakan untuk menyimpan bit tinggi dan masukan Riset (R) bernilai tinggi atau 1 digunakan untuk menyimpan bit rendah.



Gambar 1 Rangkaian SR FF (Gerbang NOR)




Gambar 2 Rangkaian SR FF (Gerbang NAND)


b) Set-Riset (SR) FF dengan Enable/Clock

Pada SR FF dengan Enable Gerbang NOR, apabila CLK bernilai rendah atau 0, maka gerbang AND akan disable atau tidak bekerja, sehingga keadaan masukan tidak akan berpengaruh terhadap keluaran. Sedangkan apabila CLK bernilai tinggi atau 1, gerbang AND akan enable atau dapat bekerja dan keadaan masukan akan berpengaruh terhadap keluaran.

Sedangkan, Pada SR FF dengan Enable Gerbang NAND, apabila CLK bernilai rendah atau 0, maka gerbang NAND akan disable atau tidak bekerja, sehingga bagaimana pun kombinasi keadaan masukan tidak akan berpengaruh terhadap keluaran. Sedangkan apabila CLK bernilai tinggi atau 1, gerbang NAND akan enable atau dapat bekerja dan keadaan masukan akan berpengaruh terhadap keluaran.



Gambar 3 Rangkaian SR FF dengan Enable (Gerbang NOR)



Gambar 4 Rangkaian SR FF dengan Enable (Gerbang NAND)


c) Data (D) FF

Pada rangkaian Data (D) FF ini hanya diperlukan satu buah masukan data. Hal ini menjadikan rangkaian Data (D) FF lebih menguntungkan dalam

pengaplikasian pada material elektronika bila dibandingkan dengan rangkaian SR FF yang memerlukan dua masukan data.

Unlocked Data (D) FF

Pada rangkaian D FF jenis ini, terdapat dua buah masukan, namun pada rangkaiannya digunakan satu buah masukan, yaitu masukan Data (D), sedangkan masukan yang lainnya menggunakan gerbang NOT yang dihubungkan dengan masukan Data (D), sehingga dihasilkan masukan $\bar{D}$. Masukan D dihubungkan dengan masukan Set (S) dan masukan $\bar{D}$ dihubungkan dengan masukan Riset (R). Sehingga, masukan D men-Set rangkaian FF dan masukan $\bar{D}$ me-Riset rangkaian FF.




Gambar 5 Simbol Rangkaian Unclocked Data (D) FF

Clocked Data (D) FF

Pada rangkaian ini, terdapat clock (CLK) yang berfungsi sebagai kontrol pada masukan terhadap keluaran. Yaitu apabila CLK bernilai rendah atau 0, maka gerbang AND akan disable atau tidak bekerja, sehingga keadaan masukan pun tidak akan berpengaruh terhadap keluaran, sedangkan apabila CLK bernilai tinggi atau 1, gerbang AND akan enable atau bekerja dan keadaan masukan akan berpengaruh terhadap keluaran, yaitu masukan D men-Set rangkaian FF dan masukan $\bar{D}$ me-Riset rangkaian FF.

Sehingga apabila pada masukan CLK bernilai 1, masukan D bernilai 1, maka masukan S bernilai 1, dan masukan $\bar{D}$ pada masukan R akan bernilai 0. Maka dari itu, pada keluaran Q dihasilkan nilai 1. Dan berlaku sebaliknya. Dan pada hal ini, nilai D = Q.

Sedangkan apabila masukan CLK bernilai 0, maka keadaan masukan tidak akan memengaruhi keluaran, dan keluaran akan dalam keadaan ‘memori’.



Gambar 6 Simbol Rangkaian Clocked Data (D) FF

d) JK FF


Pada rangkaian ini, terdapat dua buah masukan yaitu J dan K. Kedua masukan ini dapat memengaruhi rangkaian FF ketika keadaan clock (CLK) bernilai tinggi atau 1.

Rangkaian JK FF menjadi unsur memori yang ideal digunakan untuk mencacah pada pengaplikasiannya.

JK FF Pemicu Tepi (Edge Triggered)

Pada rangkaian ini, terdapat 2 jenis umpan balik dengan keluaran yang diumpan balikkan kembali, yaitu pada keluaran Q dan $\overline{Q}$. Terdapat pula 2 buah


masukan, yaitu J dan K, yang mengontrol rangkaian terhadap kendali clock (CLK) pada tepi sinyal clock.



Gambar 7 Rangkaian JK FF Edge Triggered

JK Master Slave FF


Pada rangkaian ini, terdapat dua buah rangkaian Flip-Flop (FF), dan keluaran yang didapatkan pada rangkaian ini terjadi pada clock sisi turun.



Gambar 8 Rangkaian JK Master Slave FF

e) Toggle (T) FF


Rangkaian Toggle (T) FF adalah suatu rangkaian komplementer, yang juga dapat dibangun dari rangkaian JK FF, yaitu dengan menghubungkan masukan T kepada masukan J dan K.



Gambar 9 Simbol Rangkaian T FF

Apabila keadaan T bernilai rendah atau 0, maka J dan K juga bernilai rendah dan berdasarkan keadaan ini, masukan clock (CLK) tidak dapat mengubah keluaran, sedangkan apabila keadaan T bernilai tinggi atau 1, maka J dan K juga bernilai tinggi dan berdasarkan keadaan ini, masukan clock (CLK) akan berpengaruh terhadap keluaran.

Selain dapat dibangun dengan rangkaian JK FF, Toggle (T) FF juga dapat dibangun dengan rangkaian Data (D) FF, seperti berikut :



Gambar 10 Rangkaian T FF dari D FF

Pada rangkaian di atas, koneksi feedback menjadikan keadaan keluaran Q akan sama dengan masukan D, dan keluaran $\bar{Q}$ sama dengan masukan lainnya dari gerbang yang sama dengan masukan T.

Keadaan naik atau bernilai tinggi pada clock (CLK) dapat memengaruhi keadaan rangkaian FF. Yaitu apabila keadaan T = 0, maka D = Q = 1, dan Q(t + 1) = Q(t), sedangkan apabila keadaan T = 1, maka D = $\bar{Q}$, dan Q(t + 1) = $\bar{Q}$(t).

Maka dari itu, dapat disimpulkan, pada rangkaian ini, apabila keadaan T = 0, maka akan dihasilkan keadaan memori, dan apabila keadaan T = 1, maka akan dihasilkan keadaan toggle atau berbalik.

Pada rangkaian Toggle (T) FF, perubahan yang diakibatkan oleh tiap perbedaan kondisi clock (CLK) terjadi delay hingga saat yang dibutuhkan.

Pada rangkaian ini, selain terdapat clock (CLK) terdapat pula masukan utama yaitu Toggle atau T, yang juga mengontrol keadaan keluaran.

Apabila keadaan masukan T bernilai rendah atau 0, maka keadaan keluaran adalah memori, yaitu Q dan $\bar{Q}$ mengikuti keadaan yang sebelumnya, atau bila terjadi pada awal percobaan dapat bernilai 0 pada kedua keluaran


III. ALAT-ALAT YANG DIGUNAKAN

1. Protoboard
2. Power Supply
3. IC 7413, 7400, 7402, dan 7404
4. Resistor 330Ω
5. Kapasitor 470 uF
6. Potensiometer 10k
7. LED
8. Multimeter
9. Kabel Jumper

IV. LANGKAH KERJA

A. Gated SR Flip-Flop

1. Siapkan alat dan komponen yang akan digunakan.
2. Buatlah rangkaian seperti pada gambar di bawah ini pada protoboard yang telah disiapkan dan jangan lupa untuk melihat datasheet IC yang akan digunakan.



3. Pasang resistor 330Ω dan dilanjutkan dengan LED yang dihubungkan dari kaki Q dan $\bar{Q}$.


4. Hubungkan power supply dengan sumber tegangan dan putar knob pada power supply tersebut hingga 5 volt.
5. Ukur tegangan pada power supply menggunakan multimeter pada posisi voltmeter untuk memastikan tegangan yang tertera pada display itu benar.
6. Lengkapi tabel kebenaran dibawah ini.

G	S	R	Q	$\overline{Q}$
0	0	0		
0	1	0		
0	0	0		
0	0	1		
1	0	0		
1	1	1		
1	0	0		
1	1	1		

7. Perhatikan kondisi LED untuk mengisi tabel kebenaran tersebut dan catat hasilnya pada jurnal praktikum.

B. JK Flip-Flop

1. Siapkan alat dan komponen yang akan digunakan.
2. Buatlah rangkaian seperti pada gambar di bawah ini pada protoboard yang telah disiapkan dan jangan lupa untuk melihat datasheet IC yang akan digunakan.



3. Hubungkan power supply dengan sumber tegangan dan putar knob pada power supply tersebut hingga 5 volt.







4. Ukur tegangan pada power supply menggunakan multimeter pada posisi voltmeter untuk memastikan tegangan yang tertera pada display itu benar.
5. Hubungkan probe merah power supply ke Vcc rangkaian dan probe hitam power supply ke Gnd.
6. Lengkapi tabel kebenaran dibawah ini.



S	R	Q_{SR}	JK	Q_{JK}
0	0		10	
1	0			
0	0			
0	1			
0	0		00	
1	0			
0	0			
0	1			
0	0		01	
1	0			
0	0			
0	1			
0	0		11	
1	0			
0	0			
0	1			

7. Perhatikan kondisi LED untuk mengisi tabel kebenaran tersebut dan catat hasilnya pada jurnal praktikum.




V. HASIL PRAKTIKUM





A. SR Gated Flip-Flop





G	S	R	Q	$\overline{Q}$	Kondisi	Dokumentasi Praktikum
0	0	0	1	0	Set	
0	1	0	1	0	Hold	
0	0	0	1	0	Hold	
0	0	1	1	0	Hold	
1	0	0	1	0	Hold	
1	1	1	0	1	Reset	





1	0	0	0	1	Hold	
1	1	1	1	0	Set	


B. JK Flip-Flop

S	R	Q_{SR}	JK	Q_{JK}	Dokumentasi Praktikum
0	0	1	10	1	
1	0	0		1	
0	0	0		1	

0	1	1		1	
0	0	1		1	
1	0	0	00	0	
0	0	0		0	

0	1	1		0	
0	0	1		0	
1	0	0	01	0	
0	0	0		0	

0	1	1		0	
0	0	1		0	
1	0	0	11	1	
0	0	0		1	

0	1	1		1	

VI. ANALISA DATA

Pada praktikum ini membuat 2 buah rangkaian yaitu rangkaian SR Gate Flip-Flop dan JK Flip-Flop. Tahapan dari praktikum ini dimulai dari merealisasikan kedua rangkaian tersebut diatas protoboard kemudian mengisi tabel kebenaran yang telah disediakan.

Ada 3 IC yang digunakan pada praktikum ini, diantaranya ada IC 7408 dan IC 7402 yang digunakan pada rangkaian SR Gated Flip-Flop dan IC 7402 serta IC 7473 digunakaan pada rangkaian JK Flip-Flop.

Untuk rangkaian SR Gated Flip-Flop memiliki input S, R, dan G serta memiliki output Q dan $\bar{Q}$. Sedangkan untuk rangkaian JK Flip-Flop memiliki input S , R, J, dan K serta memiliki output Q_{SR} dan Q_{JK}.

Setelah rangkaian direalisasikan pada protoboard, saat input G bernilai 0 maka output yang dihasilkan (Q dan $\bar{Q}$) sama dengan input S dan R, sehingga kondisi yang dihasilkannya akan “hold” karena G nya disable. Tetapi, saat input G diberi nilai 1 maka output yang dihasilkannya akan seperti rangkaian flip-flop pada umumnya dikarenakan G nya enable. Sedangkan pada rangkaian JK Flip-Flop kondisi reset dihasilkan saat J dan K nya bernilai 1 dan 0, kemudian kondisi set dihasilkan saat J dan K nya bernilai 0 dan 1. Selanjutnya, kondisi hold akan dihasilkan ketika J dan K bernilai 0 dan 0. Dan yang terakhir, kondisi toggle akan dihasilkan ketika J dan K bernilai 1 dan 1.

VII. KESIMPULAN

Pada paraktikum ini dapat disimpulkan bahwa setiap rangkaian memiliki sifatnya masing-masing. Seperti halnya dengan rangkaian SR Gated Flip-Flop dengan rangkaian JK Flip-Flop. Pada rangkaian SR Gated Flip-Flop nilai outputnya tergantung dari kondisi Gatenya, sedangkan pada rangkaian JK tergantung dari kondisi JK nya. Fungsi dari sebuah terminal pulsa (clock) itu untuk mengatur keadaan set dan reset.

VIII. DAFTAR PUSTAKA

An introduction to digital techniques. (1978). London, Britania Raya, Inggris: MACMILLAN

EDUCATION LTD. doi:0.1007/978-1-349-07077-0

Brown, S., & Vranesic, Z. (2014). FUNDAMENTALS OF DIGITAL LOGIC WITH VERILOG

DESIGN. (3). McGraw-Hill. Dipetik September 19, 2022

Dr. Muchlas, M. (2020). Buku Ajar Teknik Digital. 103 - 104. Yogyakarta, Daerah Istimewa

Yogyakarta, Indonesia. Dipetik September 19, 2022